基于VHDL的数字频率计的设计

【文件属性】：
文件名称：基于VHDL的数字频率计的设计
文件大小：213KB
文件格式：DOC
更新时间：2014-05-12 04:36:58
VHDL 数字频率计 本设计采用EDA技术，利用测频法的原理和VHDL语言，采用自顶向下的设计方法，实现了1Hz～10kHz测量范围的四位十进制的数字频率计，并在MAX+PLUSⅡ软件平台下对设计项目进行的了编译和时序仿真。