文件名称：FPGA实现2FSK调制、包络检波解调、位同步的Vivado工程
文件大小：49.31MB
文件格式：RAR
更新时间：2022-02-07 04:10:51
FPGA DDS 通信原理
FPGA实现2FSK调制、包络检波解调、位同步的Vivado工程，包括完整的Vivado工程文件和MATLAB的仿真与设计文件； 输入比特速率1Mbps，采样频率50MHz，FskMod.v模块实现2FSK， FskDemod.v模块实现2FSK的解调，采样频率25MHz，包络检波由低通滤波器完成，位同步采用数字锁相环技术，采样频率为10MHz； 经过行为仿真，位同步后能解调模块能正确还原调制模块的输入数据。