文件名称：vivado简单流水线cpu设计
文件大小：2.5MB
文件格式：ZIP
更新时间：2021-12-24 04:08:50
cpu vivado verilog
计算机组成 简单流水线cpu的设计 1.解决数据冒险和结构冒险 2.实现周期结束后各阶段的锁存 3.实现内部前推
【文件预览】：
CPUProject
----CPUProject.xpr(8KB)
----CPUProject.srcs()
--------sources_1()
--------sim_1()
----CPUProject.sim()
--------sim_1()
----CPUProject.ip_user_files()
--------README.txt(130B)
----CPUProject.hw()
--------CPUProject.lpr(290B)
----CPUProject.cache()
--------wt()
--------compile_simlib()