文件名称：模拟MIPS流水线处理器的verilog源代码
文件大小：15KB
文件格式：RAR
更新时间：2015-12-01 13:21:54
cpu源代码
用verilog实现的mips流水线处理器的源代码，包括控制器、算术逻辑单元ALU、数据存储器、指令存储器、寄存器堆、外设单元以及
【文件预览】：
rom.v
whole2_addb.v
ALU.v
contrl_forpipe.v
DataMem.v
contrl2.v
whole1_addb.v
te_whole1.v
Peripheral.v
ALU2.v
chaoqian.v
regfile.v