5-Stage-MIPS:Verilog中的5阶段流水线MIPS处理器实现

时间:2024-06-07 23:27:10
【文件属性】:

文件名称:5-Stage-MIPS:Verilog中的5阶段流水线MIPS处理器实现

文件大小:157KB

文件格式:ZIP

更新时间:2024-06-07 23:27:10

Verilog

5阶段MIPS 该存储库包含用于5级MIPS处理器的rtl。 除了基本的计算命令外,处理器还支持分支和跳转指令。 它还具有危害检测和转发逻辑。


【文件预览】:
5-Stage-MIPS-master
----mux_2x1.v(300B)
----synres.txt(57KB)
----mips.vcd(2.24MB)
----lshift.v(174B)
----control_unit.v(7KB)
----adder.v(210B)
----alu.v(1KB)
----processor.v(16KB)
----forward_stall.v(7KB)
----signext.v(197B)
----pc.v(2KB)
----README.md(242B)
----gpr.v(571B)

网友评论