文件名称：Verilog实现MIPS的5级流水线cpu设计（Modelsim仿真）.rar
文件大小：13KB
文件格式：RAR
更新时间：2023-08-06 09:00:57
CPU设计 MIPS Verilog
里面是制作5级流水线CPU的源代码文件，用的是Verilog编程，Modelsim仿真。程序实现了数据冒险和控制冒险的解决。配套博文：https://blog.csdn.net/WXY19990803/article/details/104008650
【文件预览】：
cpu
----HILO.v(811B)
----min_sopc.v(1KB)
----testBench.v(331B)
----instructions.data(148B)
----ID.v(8KB)
----ID_EX.v(2KB)
----ctrl.v(387B)
----defines.v(7KB)
----EX_MEM.v(2KB)
----insMem.v(786B)
----说明.txt(114B)
----MEM_WB.v(1KB)
----MEM.v(2KB)
----pc.v(789B)
----MIPS_32CPU.v(9KB)
----RegFiles.v(2KB)
----IF_ID.v(646B)
----EX.v(9KB)
----dataMem.v(1KB)