文件名称：FPGA乘法器的设计
文件大小：135KB
文件格式：ZIP
更新时间：2017-04-12 14:18:11
FPGA Verilog
基于FPGA一个乘法器的设计，初学者可以看看
【文件预览】：
mux16
----mux16.sim.rpt(35KB)
----mux16.tan.rpt(81KB)
----simulation()
--------modelsim()
----mux16.eda.rpt(6KB)
----mux16_assignment_defaults.qdf(42KB)
----db()
--------prev_cmp_mux16.map.qmsg(4KB)
--------mux16_global_asgn_op.abo(179KB)
--------prev_cmp_mux16.eda.qmsg(2KB)
--------prev_cmp_mux16.tan.qmsg(32KB)
--------prev_cmp_mux16.asm.qmsg(2KB)
--------prev_cmp_mux16.qmsg(112KB)
--------wed.wsf(16KB)
--------mux16.sld_design_entry.sci(154B)
--------mux16.eco.cdb(161B)
--------logic_util_heursitic.dat(8KB)
--------prev_cmp_mux16.fit.qmsg(71KB)
--------mux16.db_info(137B)
--------mux16.sim.cvwf(2KB)
----incremental_db()
--------compiled_partitions()
--------README(653B)
----mux16.map.summary(299B)
----mux16.fit.summary(360B)
----mux16.pof(8KB)
----mux16.qpf(910B)
----mux16.flow.rpt(7KB)
----mux16.v(2KB)
----mux16.tan.summary(1KB)
----mux16.vwf(28KB)
----mux16.qsf(3KB)
----mux16_nativelink_simulation.rpt(871B)
----mux16.fit.smsg(334B)
----mux16.done(26B)
----mux16.map.rpt(18KB)
----mux16.v.bak(2KB)
----mux16.fit.rpt(80KB)
----mux16.asm.rpt(6KB)
----mux16.map.smsg(944B)
----mux16.pin(15KB)