FPGA课程：有关FPGA Verilog代码的课程

【文件属性】：
文件名称：FPGA课程：有关FPGA Verilog代码的课程
文件大小：39KB
文件格式：ZIP
更新时间：2021-02-18 22:27:59
Verilog FPGA课程：有关FPGA Verilog代码的课程

【文件预览】：
FPGA-Coursework-master
----pulse_maker_PED.v(2KB)
----cellram.v(70KB)
----Receive_Engine_TB.v(3KB)
----RS_flop.v(2KB)
----TX_RS_flop.v(2KB)
----CECS_460_Top_TB.v(3KB)
----baud_decode.v(575B)
----UART_Top_Level.v(5KB)
----Memory_Interface_Block.v(3KB)
----Project_2_Top_TB.v(2KB)
----Project_2_Top.v(3KB)
----AISO.v(2KB)
----tick_counter.v(2KB)
----Transmit_Engine_TB.v(3KB)
----Receive_Datapath.v(4KB)
----CECS_460_Top.v(2KB)
----Transmit_Engine.v(4KB)
----Recieve_Control.v(5KB)
----MIB_tb.v(3KB)
----TX_Shift_Reg.v(3KB)
----UART_Top_TB.v(1KB)
----address_decoder.v(2KB)
----TSI_Block.v(4KB)
----Receive_Engine.v(3KB)