文件名称:16*16bits booth multiplier
文件大小:2KB
文件格式:V
更新时间:2021-07-03 11:04:20
FPGA verilog multiplier
16*16bits的改进新乘法器 基于一种运算空间实现寄存器的循环利用(减少资源)已实现快速完成乘法运算 比传统的乘法器要快几倍
文件名称:16*16bits booth multiplier
文件大小:2KB
文件格式:V
更新时间:2021-07-03 11:04:20
FPGA verilog multiplier
16*16bits的改进新乘法器 基于一种运算空间实现寄存器的循环利用(减少资源)已实现快速完成乘法运算 比传统的乘法器要快几倍