文件名称：Radix4_Booth_Multiplier
文件大小：424KB
文件格式：ZIP
更新时间：2024-04-26 12:05:48
Verilog
Radix4_Booth_Multiplier 1.算法 根据Radix-4 Booth Multiplier的功能，我们可以发现16位值A可以是： 将上面的函数应用于A乘以B，那么我们可以找到： 然后将有9个部分值，我们可以使用华莱士树来获得fianl产品，如下所示： 2.设计规范 总体设计如下所示： multiplier.v ├─booth_16x16.v └─wtree_16x16.v ├─full_adder.v └─half_adder.v 乘数module multiplier (A, B, M, clk, rst_n); parameter width = 16 ; input clk, rst_n; input wire [width - 1 : 0 ] A, B;
【文件预览】：
Radix4_Booth_Multiplier-master
----test()
--------timescale.v(18B)
--------testbench.v(2KB)
----wtree.png(594KB)
----src()
--------multiplier.v(1KB)
--------booth_16x16.v(2KB)
--------wtree_16x16.v(19KB)
--------full_adder.v(224B)
--------half_adder.v(173B)
----Makefile(862B)
----README.md(26KB)