文件名称：mips-processor:5流水线式MIPS处理器的精确周期实现
文件大小：5.11MB
文件格式：ZIP
更新时间：2024-05-22 18:02:35
Verilog
mips处理器 5流水线式MIPS处理器的精确周期实现 这是我的计算机体系结构课程的一个学期项目，其中的任务是设计5周期流水线式MIPS ISA处理器。 该设计主要在Verilog HDL中完成，包括流水线的5个阶段（获取，解码，执行，内存和写回），以及作为单独实体的寄存器文件。 这些实体作为模块包含在管道实体中，该管道实体充当CPU的驱动程序。
【文件预览】：
mips-processor-master
----ECE429PipelineReport.pdf(3.24MB)
----BenchmarkPrograms()
--------CheckVowel.x(972B)
--------SimpleAdd.s(678B)
--------Swap.dmp(3KB)
--------BubbleSort.s(2KB)
--------fact.x(450B)
--------SimpleIf.dmp(2KB)
--------BubbleSort.sh(426B)
--------SumArray.sh(424B)
--------Swap.x(459B)
--------BubbleSort.x(945B)
--------SimpleIf.s(862B)
--------CheckVowel.c(407B)
--------SumArray.c(203B)
--------CheckVowel.dmp(5KB)
--------SimpleAdd.c(82B)
--------SimpleIf.sh(425B)
--------DivDivDiv.s(1KB)
--------fact.c(280B)
--------CheckVowel.sh(426B)
--------fact.dmp(3KB)
--------Swap.s(1KB)
--------BubbleSort.dmp(5KB)
--------SimpleAdd.dmp(2KB)
--------DivDivDiv.x(594B)
--------fact.s(1KB)
--------SimpleIf.c(115B)
--------Swap.c(372B)
--------DivDivDiv.c(426B)
--------CheckVowel.s(2KB)
--------Swap.sh(421B)
--------CheckVowel.raw(0B)
--------SimpleAdd.x(162B)
--------SimpleAdd.sh(425B)
--------SumArray.x(387B)
--------DivDivDiv.dmp(3KB)
--------BubbleSort.c(3KB)
--------.DS_Store(10KB)
--------SumArray.dmp(2KB)
--------SimpleIf.x(288B)
--------SumArray.s(999B)
--------fact.sh(420B)
--------BubbleSort(9KB)
----README.md(502B)
----fetch.v(2KB)
----regfile.v(565B)
----wave.do(5KB)
----pipeline.mpf(16KB)
----decode.v(23KB)
----execute.v(9KB)
----pipeline_tb.v(10KB)
----BenchmarksOutput()
--------SumArray()
--------CheckVowel()
--------SimpleIf()
--------SimpleAdd()
--------fact()
--------DivDivDiv()
--------Swap()
--------.DS_Store(6KB)
--------BubbleSort()
----memory.v(2KB)
----writeback.v(2KB)