文件名称:MIPS-Processor:MIPS处理器设计
文件大小:1.52MB
文件格式:ZIP
更新时间:2024-05-07 00:17:45
Verilog
MIPS处理器 用Verilog编写的五阶段流水线式32位MIPS内核 概述 特征 32位MIPS ISA CPU内核。 分支预测 分支/跳转在ID阶段执行。 从EX / MEM转发到ID / EX 危害检测 执行 在Vivado中设计和合成的核心。 在Xilinx Artix-7 FPGA上实现
文件名称:MIPS-Processor:MIPS处理器设计
文件大小:1.52MB
文件格式:ZIP
更新时间:2024-05-07 00:17:45
Verilog
MIPS处理器 用Verilog编写的五阶段流水线式32位MIPS内核 概述 特征 32位MIPS ISA CPU内核。 分支预测 分支/跳转在ID阶段执行。 从EX / MEM转发到ID / EX 危害检测 执行 在Vivado中设计和合成的核心。 在Xilinx Artix-7 FPGA上实现