编码器分频输出

【文件属性】：

文件名称：编码器分频输出

文件大小：2KB

文件格式：RAR

更新时间：2021-07-26 10:53:41

VHDL

用VHDL语言实现伺服电机编码器分频输出，由发出脉冲数计算模块、分频脉冲发生器模块、发出脉冲计数器模块、正交脉冲输出状态机模块和原点信号输出计数器模块构成

【文件预览】：
div63
----wave.tbw(644B)
----div2.v(3KB)