文件名称:论文研究-基于Verilog HDL的有限状态机研究 .pdf
文件大小:439KB
文件格式:PDF
更新时间:2022-09-17 16:30:42
Verilog HDL
基于Verilog HDL的有限状态机研究,张殿文,张晓冰,Verilog HDL(硬件描述语言)既可以适于可综合的电路设计,也可胜任电路与系统的仿真,能在多个层次上对所设计的系统加以描述。有限�
文件名称:论文研究-基于Verilog HDL的有限状态机研究 .pdf
文件大小:439KB
文件格式:PDF
更新时间:2022-09-17 16:30:42
Verilog HDL
基于Verilog HDL的有限状态机研究,张殿文,张晓冰,Verilog HDL(硬件描述语言)既可以适于可综合的电路设计,也可胜任电路与系统的仿真,能在多个层次上对所设计的系统加以描述。有限�