论文研究-咬尾卷积编码器的Verilog HDL实现 .pdf 时间:2022-09-05 07:59:42 【文件属性】: 文件名称:论文研究-咬尾卷积编码器的Verilog HDL实现 .pdf 文件大小:409KB 文件格式:PDF 更新时间:2022-09-05 07:59:42 咬尾卷积码 咬尾卷积编码器的Verilog HDL实现,谷骞,别红霞,本文在阐述LTE标准中咬尾卷积编码原理的基础上,使用Verilog HDL语言和FPGA芯片设计并实现了该咬尾卷积码的编码器。在实现过程中本文提 立即下载