论文研究-卷积码编码器的Verilog HDL设计 .pdf

【文件属性】：

文件名称：论文研究-卷积码编码器的Verilog HDL设计 .pdf

文件大小：254KB

文件格式：PDF

更新时间：2022-09-04 06:21:04

卷积码

卷积码编码器的Verilog HDL设计，孔晓燕，刘丹谱，卷积码是一种性能优良的差错控制编码。如传输中产生差错的数目在码的纠错能力之内，可以对差错进行定位并自动加以纠正。本文在阐