文件名称：FPGA Verilog 串口收发+流水灯程序
文件大小：28KB
文件格式：ZIP
更新时间：2021-12-03 05:14:39
FPGA Verilog 流水灯 UART
FPGA Verilog 串口收发+流水灯程序，能够实现FPGA串口收发、自收自发、收到什么发什么的功能，调试的时候通过电脑端串口助手发送数据，FPGA可以接收并且转发到电脑端。本程序以最简单原始的方式实现串口通信，程序简洁粗暴，工作状态很稳定，误码率为0。同时集成了流水灯模块，串口空闲的时候，LED动态流水，串口工作的时候，LED闪烁。打包的是整个FPGA Quartus II 工程，仿真脚本已经写好了，程序注释很到位，逻辑清晰明了，非常适合初学者用来作为第一个HelloWorld程序学习，希望能够帮助更多的FPGA爱好者进去FPGA神奇的天地。 Pang 敬上。 2018.11
【文件预览】：
uart_demo
----uart_tx.qws(48B)
----src()
--------uart_top.v(1KB)
--------uart_state.v(1KB)
--------uart_bps.v(625B)
--------uart_tx.v(771B)
--------uart_work.v(675B)
--------water_led.v(1KB)
--------uart_rx_bps.v(1KB)
--------uart_rx_state.v(2KB)
--------uart_rx.v(730B)
----uart_top.qsf(5KB)
----db()
--------uart_top.sld_design_entry.sci(217B)
--------logic_util_heursitic.dat(16KB)
--------uart_top.db_info(155B)
--------uart_top.tmw_info(364B)
--------prev_cmp_uart_tx.qmsg(49KB)
--------uart_top.ipinfo(178B)
----uart_tx.qsf(2KB)
----uart_tx.flow.rpt(6KB)
----simulation()
--------modelsim()
----uart_top.done(26B)
----uart_top.qws(7KB)
----uart_tx.map.summary(927B)
----CleanProject.bat(29B)
----uart_top_nativelink_simulation.rpt(1018B)
----output_files()
----uart_tx.qpf(1KB)
----uart_tx.map.rpt(15KB)