文件名称：Digital-electronics-1：Digital-electronics-1
文件大小：1.63MB
文件格式：ZIP
更新时间：2024-03-07 01:24:44
第一部分 标头测试 标头较小 最小头 重点测试 该文本应为斜体 该文本应为粗体 清单测试 订购清单 第一的 第二 第三 无序列表 第一的 第二 第三 链接测试 表测试 第一个标题 第二个标题 单元格1中的内容 单元格2中的内容 第一栏中的内容 第二栏中的内容 测试代码段 entity gates is port ( a_i : in std_logic ; -- Data input b_i : in std_logic ; -- Data input for_o : out std_logic ; -- OR output function fand_o : out std_logic ; -- AND output function
【文件预览】：
Digital-electronics-1-main
----LICENSE(1KB)
----Readme.md(938B)
----Labs()
--------01-gates()
----Docs()
--------vhdl_cheatsheet.pdf(190KB)
--------ds180_7Series_Overview.pdf(446KB)
--------git_cheatsheet.pdf(98KB)
--------nexys-a7-sch.pdf(740KB)
--------VHDL_guide.pdf(476KB)
--------Xilinx.lic(943B)