文件名称：altera fpga 单口ram核的运用
文件大小：2.73MB
文件格式：RAR
更新时间：2015-03-22 05:59:38
fpga 单口ram 工程verilog代码
运用fpga自带的单口ram ip核，并写了一个读使能、地址、数据的产生控制模块，并简单的编写testbench来用modelsim仿真，方便大家理解ram 核的使用。
altera fpga 单口ram核的运用
【文件属性】：
网友评论
- 仿真如果遇到Instantiation of 'altsyncram' failed. The design unit was not found.，或者 altera_mf没找到的，自己在modelsim里面编译一下 220model以及altera_mf之类的。
- 很不错的例子~
- 解决了我的疑惑，谢谢了。
- 还是自己写一个吧
- 很好的RAM入门级程序，谢谢分享了
- 谢谢分享，基础的东西要好好学
- 很好，谢谢了。对于ram的控制读写，还是得看手册啊。
- 直接下载的文件不能仿真，但是自己按照文件中的内容重新建一个工程文件就可以编译和仿真了，谢谢
- 编译通不过，定义的mem太大了