FPGA的RS232 IP核(Altera VHDL源码)

时间:2014-07-01 03:41:52
【文件属性】:

文件名称:FPGA的RS232 IP核(Altera VHDL源码)

文件大小:541KB

文件格式:RAR

更新时间:2014-07-01 03:41:52

IP核 RS232 FPGA Altera

难得的Altera FPGA IP核代码,可以编译通过并使用,先传一份试试,我这还有PS2,VGA,SDRAM-Controller


【文件预览】:
RS232 IP核
----RS232()
--------altera_up_avalon_rs232()

网友评论

  • 不错 altera里有做好的
  • 明明是VERILOG源码 请朋友们注意
  • 好像就是大学计划里的核,积分太贵
  • 不错。有些难度
  • 是Verilog的,不是VHDL,比较难懂
  • 有点难,没看明白
  • 看了一下,觉得有点思路了
  • 看了,但是没有使用,觉得还不错
  • 也理解一下RS232的设计 谢谢
  • 看了,对RS232的理解更深了,谢谢分享!
  • verilog的,还没有使用
  • 看了,对RS232的理解更深了,谢谢分享!