文件名称：数字钟
文件大小：358KB
文件格式：RAR
更新时间：2020-06-29 14:27:13
verilog
verilog 数字钟编程
【文件预览】：
shuzizhong1
----fanxiang.v.bak(305B)
----test.sim.rpt(43KB)
----test.tan.rpt(304KB)
----test.map.smsg(511B)
----db()
--------mux_cfc.tdf(2KB)
--------prev_cmp_test.fit.qmsg(47KB)
--------prev_cmp_test.tan.qmsg(179KB)
--------test.db_info(155B)
--------test.sim_temp_.vwf(18KB)
--------add_sub_4rh.tdf(2KB)
--------add_sub_2rh.tdf(2KB)
--------test.sld_design_entry.sci(217B)
--------prev_cmp_test.qmsg(132KB)
--------wed.wsf(9KB)
--------prev_cmp_test.map.qmsg(26KB)
--------prev_cmp_test.asm.qmsg(2KB)
--------test.ipinfo(178B)
--------logic_util_heursitic.dat(23KB)
----fenpin3.v(730B)
----test.tan.summary(4KB)
----clock1.v(5KB)
----test.sta.rpt(1.2MB)
----clock1.v.bak(5KB)
----test.jdi(224B)
----test.fit.rpt(305KB)
----test.flow.rpt(8KB)
----test.done(26B)
----decode4_7.bsf(3KB)
----test.qpf(1KB)
----clock1.bsf(4KB)
----test.map.rpt(38KB)
----test.vwf(17KB)
----test.asm.rpt(7KB)
----incremental_db()
--------compiled_partitions()
--------README(653B)
----fenpin3.bsf(2KB)
----test.sof(3.38MB)
----test.pof(512KB)
----decoder4_7.v(2KB)
----fenpin3.v.bak(393B)
----fenpin.v(376B)
----fanxiang.v(307B)
----fanxaing.bsf(3KB)
----test.pin(90KB)
----test.qws(48B)
----test.map.summary(471B)
----test.fit.smsg(703B)
----fenpin.bsf(2KB)
----fenpin2.v(397B)
----fenpin2.bsf(2KB)
----test.fit.summary(625B)
----test.sta.summary(13KB)
----test.qsf(5KB)
----test_assignment_defaults.qdf(56KB)
----test.bdf(16KB)