文件名称：verilog设计练习进阶
文件大小：789KB
文件格式：RAR
更新时间：2012-09-22 03:44:48
verilog 数字电路
设计练习进阶 前言 在前面学习的基础上，通过本章十个阶段的练习，一定能逐步掌握Verilog HDL设计的要点。我们可以先理解样板模块中每一条语句的作用，然后对样板模块进行综合前和综合后仿真，再独立完成每一阶段规定的练习。当十个阶段的练习做完后，便可以开始设计一些简单的逻辑电路和系统。很快我们就能过渡到设计相当复杂的数字逻辑系统。当然，复杂的数字逻辑系统的设计和验证，不但需要系统结构的知识和经验的积累，还需要了解更多的语法现象和掌握高级的Verilog HDL系统任务，以及与C语言模块接口的方法（即PLI），这些已超出的本书的范围。有兴趣的同学可以阅读Verilog语法参考资料和有关文献，自己学习。 Verilog基础 Verilog入门 Verilog设计经验 Modelsim基础 Modelsim简介 基本仿真流程 IC设计流程 描述(descript) 模拟(simulation) 综合(synthesis) 仿真(simulation) 验证(check) 后端设计 如何描述设计？ -- 原理图 -- 布尔表达式 -- 硬件描述语言（HDL） 如何验证？ -- 功能验证 -- 几何验证（DRC） 设计如何细化？ -- 手工 -- 自动化
【文件预览】：
verilog设计练习进阶
----2009培训1.ppt(821KB)
----verilog设计练习进阶.doc(222KB)
----多路选择器设计.txt(350B)