verilog HDL 16位乘法器实现及testbench文件

【文件属性】：

文件名称：verilog HDL 16位乘法器实现及testbench文件

文件大小：2KB

文件格式：ZIP

更新时间：2024-03-18 21:46:54

testbench+ve HDL 16位乘法器

适合新手学习verilog HDL语言。并附有testbench文件，共新手学习使用。 适合新手学习verilog HDL语言。并附有testbench文件，共新手学习使用。

【文件预览】：
verilog HDL 16位乘法器实现及testbench文件_1614369613
----verilog HDL 16位乘法器实现及testbench文件.rar(1KB)