Verilog HDL实现单精度浮点乘法器

【文件属性】：
文件名称：Verilog HDL实现单精度浮点乘法器
文件大小：7.18MB
文件格式：ZIP
更新时间：2020-12-09 09:05:54
VerilogHDL 浮点乘法器 Modelsim Quartus_ii 舍入过程中可以使用直接choping和就近舍入，考虑可就近舍入过程中引起尾码加一导致阶码增加的情况。已通过Quartus_ii\Modelsim的联合仿真。