基于Verilog的单精度浮点数乘法器的设计与实现 (2009年)

【文件属性】：
文件名称：基于Verilog的单精度浮点数乘法器的设计与实现 (2009年)
文件大小：620KB
文件格式：PDF
更新时间：2021-05-30 13:26:33
自然科学 论文 文章详细介绍了浮点数和浮点数乘法的原理,采用Verilog语言设计32位单精度浮点数乘法器。用Modelsim6.5进行了浮点数和实数之间的转换,使用AlteraQuartusⅡ7.2,采用器件EP2S15F484C3,对乘法器进行了全编译和波形矢量时序仿真。将仿真结果转换为实数,与期望(真值)相比计算出乘法器的计算误差率,从而验证该设计的正确性和可行性。