verilog HDL 16位乘法器实现及testbench文件

【文件属性】：

文件名称：verilog HDL 16位乘法器实现及testbench文件

文件大小：1KB

文件格式：RAR

更新时间：2014-11-17 09:10:47

testbench+verilog HDL 16位乘法器

适合新手学习verilog HDL语言。并附有testbench文件，共新手学习使用。

【文件预览】：
vif_test.v
mux16.v