文件名称:使用Verilog语言实现 DDS的载波产生
文件大小:1KB
文件格式:V
更新时间:2021-06-25 09:04:13
FPGA Verilog
使用Verilog语言实现DDS载波产生模块,产生一个载波频率为2M的正弦载波。
文件名称:使用Verilog语言实现 DDS的载波产生
文件大小:1KB
文件格式:V
更新时间:2021-06-25 09:04:13
FPGA Verilog
使用Verilog语言实现DDS载波产生模块,产生一个载波频率为2M的正弦载波。