文件名称:dds的Verilog实现
文件大小:506KB
文件格式:RAR
更新时间:2013-08-01 09:44:59
dds Verilog quartus
软件课程设计实际验证过,还不错,还有一些外围电路用于放大输出信号,实在有困难可以联系我,在我空间留言。
【文件预览】:
DDS
----lpm_rom0.qip(366B)
----sin.cdf(334B)
----stp1.stp(15KB)
----sin.asm.rpt(6KB)
----sin.vwf(20KB)
----output_file.jic(512KB)
----lpm_rom0_waveforms.html(938B)
----sin.v.bak(12KB)
----Block1.bdf(2KB)
----sin.done(26B)
----sin.qsf(12KB)
----lpm_rom0.bsf(2KB)
----lpm_rom0_wave0.jpg(84KB)
----sin.pin(58KB)
----sin.qws(597B)
----output_file.map(130B)
----sin.fit.summary(613B)
----lpm_rom0.v(6KB)
----output_file.pof(512KB)
----sin.map.smsg(126B)
----sin.map.rpt(184KB)
----sin.map.summary(469B)
----sin_assignment_defaults.qdf(47KB)
----sin.v(12KB)
----sin.qpf(1KB)
----sin.fit.smsg(513B)
----sin.fit.rpt(367KB)
----lpm_rom0_bb.v(5KB)
----1024.mif(13KB)
----sin.sta.summary(2KB)
----sin.flow.rpt(13KB)
----sin.dpf(239B)
----sin.sof(485KB)
----sin.jdi(4KB)