简易版AXI_BFM-master-slave verilog实现(包含testbech)

时间:2023-08-30 12:22:38
【文件属性】:

文件名称:简易版AXI_BFM-master-slave verilog实现(包含testbech)

文件大小:1.61MB

文件格式:ZIP

更新时间:2023-08-30 12:22:38

axi axi bfm master slave

一个简易版AXI_BFM-master-slave verilog实现(包含testbech),不是很完整,但是可以参考。


【文件预览】:
.gitignore
rtl
----axi_slave_generic.v(6KB)
----axi_master_generic.v(3KB)
sim_master_bfm
----basic.v(2KB)
----sim.f(209B)
----run_ncverilog.sh(65B)
----run_sim.sh(55B)
models
----axi_slave_bfm.v(3KB)
----axi_master_bfm.v(6KB)
LICENSE
README.md
testbench
----testbench_axi_master_bfm.v(9KB)
common
----axi_defines.vh(2KB)
docs
----AMBAaxi.pdf(740KB)
----AXI4_specification.pdf(1.82MB)

网友评论

  • 不建议下载,没啥内容
  • 环境是有,verilog基本是空的