文件名称：高精度锁相环verilog代码实现-包含testbench
文件大小：3KB
文件格式：RAR
更新时间：2023-12-30 02:50:16
锁相环 鉴相器 压控振荡器 振荡器 相位差
该代码实现的锁相环电路，其精度根据testbench中设置的reference_signal的频率，可以达到皮秒级。代码层次为2级，主module调用了鉴相器模块和振荡器模块。目前testbench中设置的锁定频率为333MHz，锁定后相位差3ps。可以修改testbench以达到所需要的频率。
【文件预览】：
PD.v
DPLL_PD_DCO_DB.v
dpll__tb.v
DCO.v