cordic的verilog实现包含testbench

【文件属性】：
文件名称：cordic的verilog实现包含testbench
文件大小：74KB
文件格式：ZIP
更新时间：2021-02-08 05:45:48
cordic 正余弦函数 用veriolg实现16级流水线结构的cordic加速器，该加速器可求出正弦，余弦值。文件中采用了两种测试机制。一种是从外部读取测试向量；另一种是用循环扫描的方式测试。测试结果都已文件的形式输出，并且在控制台上打印。

【文件预览】：
cordic - 副本
----result1.txt(29KB)
----result.txt(2KB)
----cordic_tb.v(869B)
----cordic.mpf(19KB)
----cordic.cr.mti(955B)
----cordic.v(8KB)
----cordic_tb.v.bak(869B)
----vsim.wlf(48KB)
----work()
--------_lib1_5.qdb(32KB)
--------_lib1_5.qtl(146KB)
--------_vmake(29B)
--------_lib1_5.qpg(144KB)
--------_lib.qdb(48KB)
--------_info(1KB)
----wlftd1x080(48KB)
----cordic.v.bak(8KB)
----cordic_top.v.bak(888B)
----cordic_top.v(888B)
----phase.txt(246B)
----tcl_stacktrace.txt(3KB)