Verilog HDL代码实例

时间:2013-08-12 03:51:46
【文件属性】:

文件名称:Verilog HDL代码实例

文件大小:1.04MB

文件格式:RAR

更新时间:2013-08-12 03:51:46

Verilog HDL代码实例

multiplexer : 多路选择器器建模 decoder : 译码器实验程序 adder : 加法器实验程序 comparator : 比较器实验程序 counter16 计数器建模 IIC I2C接口标准建模源码 RS232 串行接口RS232标准建模源码 LCM 标准LCM建模源码 6分频:   时钟6分频源码 串并转化 串并转化源码


网友评论

  • 还可以,对于初学者,可以跟着模仿,高手没必要。
  • 程序全~不过功能一般 需要自行修改,应该是开发板上的附带的