文件名称：Verilog HDL实例教程代码
文件大小：28KB
文件格式：RAR
更新时间：2012-07-09 10:45:47
Verilog HDL
Verilog HDL实例教程代码,包括加法器设计，乘法器设计， 除法器设计，异步FIFO设计，伪随机序列应用设计， RS(204,188)译码器的设计等
【文件预览】：
实例程序代码
----第17章 伽罗华域GF（q）乘法器设计()
--------ff_const_mul.v(1KB)
--------ff_mul.v(2KB)
----第18章 除法器设计()
--------seq_div.v(3KB)
--------rest_div_int.v(903B)
----第22章 异步FIFO设计()
--------wptr_full.v(832B)
--------async_fifo.v(1KB)
--------dp_ram.v(516B)
--------async_cmp.v(703B)
--------rptr_empty.v(799B)
----第20章 CORDIC数字计算机的设计()
--------cordic.v(3KB)
----第15章 常用加法器设计()
--------ripple_carry_adder.v(445B)
--------carry_skip_adder.v(1KB)
--------carry_chain_adder.v(472B)
----第19章 积分梳状滤波器(CIC)设计()
--------cic3_decimator.v(2KB)
----第23章 RS(204,188)译码器的设计()
--------CheinSearch.v(3KB)
--------rs_decoder.v(2KB)
--------RS(204,188)译码器说明.txt(450B)
--------BM_KES.v(5KB)
--------ROM_INV.mif(3KB)
--------rom_inv.v(6KB)
--------forney.v(9KB)
--------ff_mul.v(5KB)
--------rom_power.mif(3KB)
--------SyndromeCalc.v(3KB)
--------rom_power.v(6KB)
----第21章 伪随机序列应用设计()
--------randomization.v(2KB)
----第16章 常用乘法器设计()
--------basic_base2_mul_seq.v(849B)
--------basic_base2_mul.v(621B)
--------carry_save_mult.v(975B)
--------ripple_carry_mult.v(1018B)