文件名称：verilog hdl 入门实例
文件大小：43KB
文件格式：RAR
更新时间：2013-03-16 08:13:09
verilog hdl 入门实例
verilog hdl 入门实例。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
【文件预览】：
resource
----chap7()
--------reversi_judge.vhd(11KB)
--------xorshift32.vhd(2KB)
--------judge.vhd(12KB)
--------input_rs232c.vhd(7KB)
--------transcript(857B)
--------reversi_sim.vhd(2KB)
--------global.vhd(484B)
--------xorshift128.vhd(2KB)
--------judge_sim.vhd(2KB)
--------reversi.vhd(12KB)
--------reversi.ucf(585B)
--------print_rs232c.vhd(7KB)
----chap5()
--------sum.v(938B)
--------counter.v(1KB)
--------rs232c_tx.vhd(5KB)
--------rs232c_tx_rx_sim.v(1KB)
--------xorshift32.vhd(2KB)
--------transcript(859B)
--------xorshift32.v(2KB)
--------sum_sim.v(554B)
--------xorshift32_sim.v(468B)
--------counter_sim.vhd(1KB)
--------rs232c_tx.v(5KB)
--------led_7seg.v(2KB)
--------mux_sim.v(823B)
--------rs232c_tx_rx_sim.vhd(2KB)
--------counter_sim.v(1KB)
--------xorshift32_sim.vhd(1KB)
--------led_7seg_sim.v(859B)
--------counter.vhd(1KB)
--------mux_sim.vhd(1KB)
--------rs232c_tx_sim.vhd(1KB)
--------rs232c_rx.vhd(3KB)
--------rs232c_tx_sim.v(929B)
--------clk_div.vhd(773B)
--------rs232c.v(2KB)
--------sum.vhd(947B)
--------rs232c_rx.v(5KB)
--------led_7seg.vhd(1KB)
--------mux.vhd(979B)
--------mux.v(929B)
--------sum_sim.vhd(916B)
--------led_7seg_sim.vhd(1KB)
--------clk_div.v(1KB)
----chap6()
--------counter_7seg.v(510B)
--------counter_7seg_sim.v(520B)
--------slave.vhd(1KB)
--------master.vhd(2KB)
--------counter_7seg.vhd(2KB)
--------counter_7seg_sim.vhd(1KB)
--------master_sim.vhd(1KB)
----chap3()
--------test.vhd(893B)
--------test.ucf(372B)
----chap1()
--------hello.c(135B)
--------led.vhd(694B)
--------led2.vhd(624B)
----chap4()
--------counter_sim.vhd(1KB)
--------counter2.vhd(1KB)
--------counter.vhd(903B)
--------counter2_sim.vhd(1KB)
----readme.txt(2KB)