文件名称:异步FIFO控制器的verilog实现
文件大小:43KB
文件格式:DOC
更新时间:2021-10-11 08:50:57
FIFO Verilog
数字设计中经常设计到跨时钟域同步的问题,其中最为广泛采用的方法就是异步fifo实现多数据同步,文档里提供了一种实现方法。
文件名称:异步FIFO控制器的verilog实现
文件大小:43KB
文件格式:DOC
更新时间:2021-10-11 08:50:57
FIFO Verilog
数字设计中经常设计到跨时钟域同步的问题,其中最为广泛采用的方法就是异步fifo实现多数据同步,文档里提供了一种实现方法。