文件名称：Verilog实现的异步FIFO
文件大小：3KB
文件格式：RAR
更新时间：2022-04-25 06:33:52
异步fifo 硬件 fpga
Verilog实现的异步FIFO，不调用IP核，两级寄存器实现读写指针的同步，地址采用格雷码形式防止亚稳态
【文件预览】：
wptr_full.v
fifo.v
fifomem.v
sync_w2r.v
rptr_empty.v
sync_r2w.v
Verilog实现的异步FIFO
【文件属性】：
【文件预览】：
wptr_full.v
fifo.v
fifomem.v
sync_w2r.v
rptr_empty.v
sync_r2w.v
【文件预览】：
wptr_full.v
fifo.v
fifomem.v
sync_w2r.v
rptr_empty.v
sync_r2w.v