数字电路课程设计之乘法器.doc

【文件属性】：

文件名称：数字电路课程设计之乘法器.doc

文件大小：76KB

文件格式：DOC

更新时间：2023-05-03 16:55:22

Verilog

使用Verilog语言实现4bit*4bit乘法器设计，并使用Quartes编写程序，使用modelsin进行仿真验证设计