文件名称：基于FPGA的IRIG_B码解码器设计
文件大小：134KB
文件格式：CAJ
更新时间：2013-11-09 02:41:13
IRIG-B 解码
针对FPGA的结构与性能特点,深入分析了以往使用单片机或复杂的可编程逻辑器件(complicated programmable logic device, CPLD)实现IRIG-B 码(DC码)解码的优缺点;提出了一种基于现场可编程门阵列(field programmable gate array, FPGA)来实现对B码(DC码)的解码及周期信号输出的新方法;该方法基于一片FPGA芯片,与以往的各种方法相比,具有灵活性、开放性、简单实用、体积小、功耗低的优点,同时提高了同步精度,具有较强的抗干扰性。