文件名称：基于FPGA的CAVLC解码器设计
文件大小：1.82MB
文件格式：PDF
更新时间：2024-05-06 08:41:49
H.264 CAVLC 码表分组 FPGA
为了提高H.264解码器中基于上下文的自适应变长CAVLC解码器的查表速度，本文给出了一种基于FPGA的CAVLC解码工程解决方案。首先在同一码表中根据码字前缀0的个数对码表进行分组，减小查表的遍历深度。分组后再采用根据后缀计算查表，减少条件判断的次数，以提高查表速度。结果表明，该设计满足1080P@30fs的视频实时解码要求。