booth乘法器实现

【文件属性】：

文件名称：booth乘法器实现

文件大小：1.32MB

文件格式：ZIP

更新时间：2018-06-09 06:41:41

booth 乘法器 verilog

基于booth算法的乘法器，采用移位来代替普通加法，对于FPGA等移位快于加法的器件很有参考价值