基于Verilog HDL数字频率计的设计与实现

时间：2016-07-18 10:41:48
【文件属性】：

文件名称：基于Verilog HDL数字频率计的设计与实现

文件大小：4.16MB

文件格式：ZIP

更新时间：2016-07-18 10:41:48

VerilogHDL 数字频率计 占空比 quartus

基于Verilog HDL数字频率计的设计与实现，工程

立即下载

网友评论

  • 挺好用的，推荐下一个
  • 很好的频率计的文档

相关文章