文件名称：四位二进制减法计数器正式.doc
文件大小：1.51MB
文件格式：DOC
更新时间：2022-09-10 14:56:23
vhdl 数电 模电
1、了解数字系统设计方法 2、熟悉VHDL语言及其仿真环境、下载方法 3、熟悉Multisim环境 4、设计实现四位二进制减法计数器（缺0000 0001 0010） 工作计划与进度安排: 第一周 熟悉Multisim环境及QuartusⅡ环境，练习数字系统设计方法， 包括采用触发器设计和超高速硬件描述语言设计，体会自上而 下、自下而上设计方法的优缺点。 第二周 在QuartusⅡ环境中用VHDL语言实现四位二进制减法器（缺0000 0001 0010），在仿真器上显示结果波形，并下载到目标芯片上，在实验箱上观察输出结果。在Multisim环境中仿真实现四位二进制减法计数器（缺0000 0001 0010），并通过虚拟仪器验证其正确性。