Verilog UART 代码 modelsim

【文件属性】：
文件名称：Verilog UART 代码 modelsim
文件大小：22.83MB
文件格式：ZIP
更新时间：2021-11-11 17:10:24
FPGA VERILOG UART 串口 仿真 Verilog UART modelsim仿真，非常实用，原创，HDLBUF. 文档后面再添加

【文件预览】：
UART
----~$rilog串口Modelsim仿真.doc(162B)
----src()
--------uart.v(5KB)
--------sim()