基于FPGA使用Verilog HDL实现的DDS系统

【文件属性】：

文件名称：基于FPGA使用Verilog HDL实现的DDS系统

文件大小：211.06MB

文件格式：ZIP

更新时间：2024-01-01 09:46:55

FPGA DDS

基于FPGA使用Verilog HDL实现的DDS系统：module DDS； module DDS_tb; sine16_2048.mif