文件名称：FPGA串口数据包协议解析后的通过单口RAM和FIFO数据存储
文件大小：6.33MB
文件格式：RAR
更新时间：2023-03-14 12:48:04
FPGA Verilog 串口数据存储 RAM FIFO
关于FPGA在解析带有数据包协议的数据存储问题。FPGA先根据数据包协议接收数据并存储到RAM，在接收到完整一包数据后，将数据从RAM转移到FIFO中，后端的数据处理或者数据转发可以直接从FIFO读取。本代码模拟数据写入RAM，然后到FIFO过程。开发环境 Quartus18.1 ，开发语言 Verilog，仿真软件 Modelsim 6.6c