【文件属性】：
文件名称：Verilog四位超前进位全加器
文件大小：4KB
文件格式：TXT
更新时间：2013-11-13 13:41:24
verilog
一个用Verilog语言编写的四位超前进位全加器，附带激励模块
网友评论
- 很棒的注释与说明，大赞
- 注释挺详细的，很不错哦
- 挺详细的，不错
- 太好了，一目了然，省了我好多脑汁
- 注释挺详细的，不错。
- 老大，敢不敢不这么谦虚！！你的资料是我在网上搜的关于超前全加器最好的一个，有注释呀！！定一个！！不是我夸楼主，你们可以下载看看，然后评论看我说的对不对！望楼主再接再励！！