文件名称：四位超前进位加法器Verilog HDL
文件大小：81KB
文件格式：DOC
更新时间：2013-11-24 14:10:12
四位超前进位加法器Verilog HDL
四位超前进位加法器包括代码，输出值，输出波形，心得体会等。
四位超前进位加法器Verilog HDL
【文件属性】：
网友评论
- 还行，基本上能满足要求
- 还不错，都是用门电路实现的，适合初学者
- 能实现功能，具有一定参考价值
- 代码写的一般
- 很好很有参考意义
- 代码运行过，可以实现超前进位，我是在xilinx spartan3 的一块板子上运行的，用的ISE进行仿真的，看过里头的布局布线图，跟之前上课时别人编的一个貌似还不大一样，里头没有“选择器”这部分~~~~
- 能实现功能，具有一定参考价值