【文件属性】:
文件名称:基于Verilog语言的电子秒表设计
文件大小:3.21MB
文件格式:RAR
更新时间:2021-07-14 03:03:17
Verilog 电子秒表
基于Verilog语言的电子秒表设计,使用的FPGA板为Cyclone IV E:EP4CE6E22C8
网友评论
- 可以学习一下
- 您这个的管脚分配是不是有问题?没有分配数码管啊