基于verilog 语言的数字电子钟设计

【文件属性】：
文件名称：基于verilog 语言的数字电子钟设计
文件大小：3.88MB
文件格式：RAR
更新时间：2023-05-07 13:15:31
verilog 电子钟 基于verilog 语言的数字电子钟设计，数码管实时显示时、分、秒的数字时钟（24小时显示模式）；可以调节小时，分钟；能够进行24小时和12小时的显示切换；可以设置任意时刻闹钟，并且有开关闹钟功能；有整点报时功能，几点钟LED灯闪亮几下。