【文件属性】：
文件名称：基于vhdl语言的数字电子钟的设计霏霏
文件大小：273KB
文件格式：RAR
更新时间：2014-12-05 11:03:02
闹钟 报时 vhdl 压缩文件
用vhdl写的数字电子时钟，能够定闹钟，定点报时，调时，用Quartus II 7.2 (32-Bit)写的，压缩文件，里面有源程序，仿真文件等（就是所建的工程）
【文件预览】：
clock
----clock.pin(18KB)
----clock.sim.rpt(67KB)
----clock.pof(207KB)
----clock.qsf(2KB)
----clock.map.summary(287B)
----clock.map.rpt(50KB)
----clock.asm.rpt(7KB)
----db()
--------clock.sgdiff.cdb(8KB)
--------clock.rtlv_sg_swap.cdb(178B)
--------clock.hier_info(4KB)
--------clock.(8).cnf.hdb(449B)
--------prev_cmp_clock.map.qmsg(22KB)
--------clock.(2).cnf.cdb(1KB)
--------clock.rtlv.hdb(9KB)
--------clock.(0).cnf.cdb(11KB)
--------clock.eco.cdb(161B)
--------clock.hif(10KB)
--------clock.cmp.rdb(19KB)
--------clock.(8).cnf.cdb(493B)
--------clock.cmp0.ddb(6KB)
--------clock.(4).cnf.hdb(751B)
--------clock.(4).cnf.cdb(2KB)
--------clock.sim.cvwf(2KB)
--------prev_cmp_clock.sim.qmsg(3KB)
--------clock.tan.qmsg(42KB)
--------clock.sld_design_entry.sci(154B)
--------clock.(1).cnf.hdb(633B)
--------clock.fit.qmsg(4KB)
--------clock.sgdiff.hdb(21KB)
--------wed.wsf(9KB)
--------clock.psp(0B)
--------prev_cmp_clock.asm.qmsg(2KB)
--------clock.(7).cnf.cdb(554B)
--------clock.cmp.cdb(24KB)
--------clock.db_info(137B)
--------clock.asm.qmsg(2KB)
--------clock.map.cdb(9KB)
--------clock.(6).cnf.hdb(573B)
--------prev_cmp_clock.fit.qmsg(4KB)
--------clock.cmp.hdb(15KB)
--------clock.tis_db_list.ddb(174B)
--------clock.dbp(0B)
--------clock.syn_hier_info(0B)
--------clock.eds_overflow(3B)
--------clock.pss(0B)
--------clock.(1).cnf.cdb(1KB)
--------clock.(5).cnf.cdb(818B)
--------clock.(7).cnf.hdb(453B)
--------clock.(2).cnf.hdb(803B)
--------prev_cmp_clock.qmsg(3KB)
--------clock.sim.hdb(3KB)
--------clock.rtlv_sg.cdb(9KB)
--------clock.(3).cnf.cdb(1KB)
--------prev_cmp_clock.tan.qmsg(42KB)
--------clock.(5).cnf.hdb(544B)
--------clock.cmp.tdb(19KB)
--------clock.sim.rdb(5KB)
--------clock.map.qmsg(22KB)
--------clock.(6).cnf.cdb(789B)
--------clock.cbx.xml(366B)
--------clock.map.hdb(14KB)
--------clock.(0).cnf.hdb(2KB)
--------clock.(3).cnf.hdb(667B)
--------clock.pre_map.cdb(10KB)
--------add_sub_0ih.tdf(2KB)
--------clock.map.logdb(4B)
--------clock.pre_map.hdb(9KB)
--------clock.sim.qmsg(3KB)
--------clock.sld_design_entry_dsc.sci(154B)
--------clock.cmp.logdb(4B)
----clock.vhd(7KB)
----clock.sof(57KB)
----clock.tan.summary(2KB)
----clock.fit.summary(368B)
----clock.vwf(15KB)
----clock.done(26B)
----clock.fit.rpt(44KB)
----clock.vhd.bak(7KB)
----clock.flow.rpt(4KB)
----clock.qpf(909B)
----clock.qws(1KB)
----clock.tan.rpt(123KB)